1

Тема: Логический элемент "равно"

Добрый день, коллеги!
Возникла такая задача, заменить логический блок "равно" с помощью двух блоков "RS-триггер". Более подробно: то есть у нас есть две булевые переменные (0 или 1) и нужно, чтобы триггеры в сумме (блок логическое "И", возможно "ИЛИ") на выходе давали 1(TRUE) если две переменные равны (то есть или два нуля или две единицы), а если переменные разные (01 10) то на выходе выдавало 0 (FALSE).

Возможно кто то уже сталкивался с подобным?


P.S. написал сообщение в этом разделе, потому что не нашел что то более подходящего под этот вопрос.

2

Re: Логический элемент "равно"

Собрать триггер из простейших логических элементов - приходилось. А вот наоборот не вижу решения обойтись исключительно триггерами.

3

Re: Логический элемент "равно"

VladD писал(а):
2021-03-10 18:54:58

логический блок

=>XOR->NOT->

4

Re: Логический элемент "равно"

Все, проблема решена!

5

Re: Логический элемент "равно"

Так поделитесь, чтобы интеллект лишний раз не напрягать.

Присоединяйтесь!!! Мы в социальных сетях и на Ютуб.

6

Re: Логический элемент "равно"

Берем два сигнала и загоняем их в логическое "И" и эти же сигналы по-отдельности инвертируем, т.е. прогоняем через логическое "НЕ" и снова объединяем логическим "И". А дальше просто оба сигнала вставляем в логический "ИЛИ". На выходе получаем логическую единицу при одинаковых входных сигналах и ноль при разных. Если не понятно, могу схему нарисовать. Это стандартная логика контроля цепей управления РПО и РПВ.

7

Re: Логический элемент "равно"

Mikhaylov_Aleksey писал(а):
2021-03-11 15:48:10

Берем два сигнала и загоняем их в логическое "И" и эти же сигналы по-отдельности инвертируем, т.е. прогоняем через логическое "НЕ" и снова объединяем логическим "И". А дальше просто оба сигнала вставляем в логический "ИЛИ". На выходе получаем логическую единицу при одинаковых входных сигналах и ноль при разных. Если не понятно, могу схему нарисовать. Это стандартная логика контроля цепей управления РПО и РПВ.

Это, конечно, правильная схема, но где вы использовали два RS триггера о которых идет речь в первом посте? Причем не 2 триггера и россыпь других логических элементов, а ТОЛЬКО 2 триггера и один элемент на их выходы.

8

Re: Логический элемент "равно"

http://rzia.ru/uploads/images/17713/33c23f3f0540bc53d0eca6d204363855.png http://rzia.ru/uploads/images/17713/33c23f3f0540bc53d0eca6d204363855.png
Нарисовал, как смог. Где изображены кружки на входе, это инверсия( то есть если пришел 1, то заводится 0 и наоборот)
Да, получилось только так, без блоков И не обошлось. Но задача выполнена, так как не используется "равно".

9 (2021-03-11 20:47:17 отредактировано n00buK)

Re: Логический элемент "равно"

VladD писал(а):
2021-03-11 18:51:43

http://rzia.ru/uploads/images/17713/33c23f3f0540bc53d0eca6d204363855.png http://rzia.ru/uploads/images/17713/33c23f3f0540bc53d0eca6d204363855.png
Нарисовал, как смог. Где изображены кружки на входе, это инверсия( то есть если пришел 1, то заводится 0 и наоборот)
Да, получилось только так, без блоков И не обошлось. Но задача выполнена, так как не используется "равно".

Ну, собственно, вы реализовали способ из сообщения #3. Для наглядности рекомендовал бы убрать инверсию на обоих входа третьего элемента "И" и сделать инверсию на выходе. Так сразу можно выделить XOR с отрицанием.
PS. Что-то туплю под вечер: зачем триггер на выходе? Запоминание сигнала при перезагрузке?

10

Re: Логический элемент "равно"

VladD писал(а):
2021-03-11 18:51:43

Нарисовал, как смог.

Если задача сделать "равно" без "равно" то лучшее решение описано в посте #6. У вас, как правильно заметили, триггер вообще не делает ничего. Если сигнал который идет и на S и на R равен 1 то на выходе 1, если 0 то на выходе 0. Так нарисуйте вместо триггера прямую линию и получится тоже самое.

11

Re: Логический элемент "равно"

Триггер наверное имеет смысл как "было равно когда-то ранее", но сброс триггера надо тогда делать откуда-то из другого места логической схемы.

12

Re: Логический элемент "равно"

VladD писал(а):
2021-03-10 18:54:58

а если переменные разные (01 10) то на выходе выдавало 0 (FALSE).

Так какие переменные надо сравнивать? У которых один разряд (1 0) или несколько (01 10)?
Если несколько, то надо побитовое равенство/неравенство сохранять в разные RS-триггеры

13

Re: Логический элемент "равно"

Да, вчитался в тему. Речь идет о логических или аналоговых сигналах? Решения принципиально разные.

14

Re: Логический элемент "равно"

doro писал(а):
2021-03-12 14:02:09

Да, вчитался в тему. Речь идет о логических или аналоговых сигналах? Решения принципиально разные.

Появление аналогового сигнала на входе, н-р напряжения больше 150 В, можно расценивать как логическую единицу.
Поштудировал описание логики в сипротеках 4 по RS-триггерам и наткнулся на фразу "Логические входы не являются запускающим событием для этого класса (класс приоритетов MW_BEARB) и блокировки (класс приоритетов SFS_BEARB) и могут оставаться незамеченными, если событие или сигнал короче, чем цикл обработки обрабатывающего класса приоритетов". Я правильно понимаю, что RS-триггер в логике Сипротека 4 может и не сработать при определенных обстоятельствах.

15

Re: Логический элемент "равно"

Mikhaylov_Aleksey писал(а):
2021-03-12 14:14:10

Я правильно понимаю, что RS-триггер в логике Сипротека 4 может и не сработать при определенных обстоятельствах.

Да,  у них есть ещё медленная, быстрая логики. Они отличаются скоростью обработки. Такое не только у сименсов бывает.

Знание немногих принципов заменяет знание многих фактов. Но это неточно...

16 (2021-03-13 13:55:26 отредактировано ПАУтина)

Re: Логический элемент "равно"

что, то совсем мудрёно!
есть булево выражение ЛФ "исключающего ИЛИ" и выглядит так
y = a(+)b = a*b`+a`*b, т.е. "И" а и инверсного b "ИЛИ" инверсное а и b.
если нужно инверсное значение, то так
y = a*b + a`*b`, т.е. "И" а и b "ИЛИ" "И" инверсных а и b.
схема в общем верна, но таких элементов нет...
назначение триггера не понятно
и ещё для тренировки прикладываю студенческие задачки

Post's attachments

Задача_3.pdf 55.78 Кб, 9 скачиваний с 2021-03-13 

You don't have the permssions to download the attachments of this post.

17

Re: Логический элемент "равно"

Я не понимаю таких проблем, если существует инверсное ИЛИ.

18

Re: Логический элемент "равно"

ПАУтина писал(а):
2021-03-13 13:54:50

назначение триггера не понятно

Он нужен если требуется сравнить не 1 и 0, а двоичные числа с большим количеством разрядов (например, 101 и 110).
Решение для такой задачи: XOR + RS-триггер (к S подключается выход XOR, к R - сброс для нового вычисления) + NOT (или инвертирующий выход триггера). И в эту схему побитово загоняются наши числа для сравнения.
Можно сделать подобную схему с двумя RS-триггерами (один будет записывать выход XOR, другой XOR+NOT) и AND на выходе.

19 (2021-03-14 02:53:06 отредактировано ПАУтина)

Re: Логический элемент "равно"

dominator писал(а):
2021-03-13 14:39:03

Он нужен если требуется сравнить не 1 и 0, а двоичные числа с большим количеством разрядов (например, 101 и 110)

А какая разница??? Этот ЛФ так же называют полусумматором или логикой проверки суммы на чётность.
Применяется в проверке как последовательных пакетов данных, так и параллельной передачи, так называемое CRC.
Для получения N разрядного сумматора нужно N-1 двухвходовых элементов, у которых один из входов последующего присоединяется к выходу предыдущей схемы. НО если Вы хотите проверить четность последовательного фрейма, то всё равно нужно запоминать каждый сигнал, поэтому только на одноразрадной ячейке не получится, т.к. нужно запоминать все последовательно пришедшие сигналы.
И ещё Вы, имеете в виду именно триггеры RS, а не SR?
Понятно, что в как в RS, так и SR триггере есть элемент И c инверсным входом который нужен согласно булевому выражению, но вот всё же реализовать такой элемент с использованием только этих триггеров не представляется возможным, смотрите

Post's attachments

=ИЛИ.jpg 109.33 Кб, файл не был скачан. 

You don't have the permssions to download the attachments of this post.

20 (2021-03-14 13:40:07 отредактировано dominator)

Re: Логический элемент "равно"

ПАУтина писал(а):
2021-03-14 02:52:25

А какая разница?

Разница в том, что если сравниваются однобитные двоичные числа (1 и 0), то RS-триггер не нужен.
Не совсем понял, причем тут проверка четности.
Стоит задача сравнения двух любых двоичных чисел. То есть их разрядность нам заранее неизвестна. Делать схему из N-1 входов немного сомнительная идея.

Решение тут примерно такое: "XOR + RS-триггер (к S подключается выход XOR, к R - сброс для нового вычисления) + NOT (или инвертирующий выход триггера). И в эту схему побитово загоняются наши числа для сравнения."
Всего управляемых элементов на входе: два входа для побитового ввода данных, вход/бит синхронизации, кнопка сброса для нового сравнения двух других чисел. RS-триггер запоминает наличие неравенства, поэтому забираем итоговый результат с инвертирующего выхода.
Для удобства ввода данных используется синхронный RS-триггер.